Микропроцессор В1801ВМ1 архитектура и система команд

Процессор является единственным активным устройством микроЭВМ, управляющим циклами обращения к системной магистрали и обрабатывающим пр е рывания от пассивных устройств, которые могут посылать или принимать информацию только под управлением пр о цессора.

Микропроцессор К 1801 ВМ 1 работает в БК с тактовой частотой 3 МГц и содержит следующие основные функциональные блоки : · 1 6-разрядный операцио н ный блок, служащий для формирования адресов команд и операндов, выполнения логич е ских и арифметических опера ц ий, хранения операндов и результатов; · блок микропрограммного управ ле ния , вырабатывающий последовател ь ность микрокоманд, Соот в етствую щу ю коду принятой м а шинной команды. Этот блок построен на базе программируемой логической матрицы (ПЛМ). с одержащей 250 логических произведений ; · блок прерываний, организующий приоритетную систему прерываний ( прием и п редварительная обработка внешних и внутренних запросов на прерывание); · интерфейсный блок, о беспечивающий обмен информацией между микропроцессором ром и прочими устройств а ми, по д ключ е нными к сист е мной магистрали. Этот же, блок ос уществляет арбитраж при операциях прямого доступа к п а мяти, формир у ет · последовательность. управляющих сигналов: · блок с и с те мной магистрали, связывающий внутреннюю магистраль однокристального микропроцессора с внешней , управляющий усилителями приема и передачи ин формации на совмещенные выводы адресов и данных; · схема тактирования, обеспечивающая синхронизацию работы внутренних блоков микропроцессора.

Система команд, реализованная в ПЛМ блока микропрограммного управления микропроцессора К 1801 BM 1 , совпадает с системой команд наиболее распространенных отечественных минии микро-ЭВМ типа «Электроника 60» (ДВК-2. 3, 4 и т.п.) и практически аналогична принятой для компьютеров серии DEC. Предусмотрен также ряд специальных команд, предназначенных для работы с системным ПЗУ К1801РЕ 1. Сигналы AD0-AD15 представляют собой адреса и данные, передаваемые по совмещенной системной магистрали.

Передача адресов и данных по одним и тем же линиям связи обеспечивается путем разделения этих операций во времени.

Группа сигналов SYNC, DIN, DOUT, WTBT , RPLY служит для управления передачей информации по системной магистрали : · SYNC - вырабатывается процессором как указание, что адрес находится на выводах системной магистрали, и сохраняет активный уровень до окончания текущего цикла обмена информацией; · RPLY - вырабатывается пассивным устройством в от в ет на сигналы DIN и D OUT . При отсутствии сигнала RPLAY (т. е. когда выбранное устройство - регистр или ячейка памяти - не отвечает) процессор отсчитывает 64 такта синхрогенератора и затем прерывание по зависанию (вектор 4); · DIN - предназначен для организации ввода данных (когда микропроцессор во время действия сигнала SYNC готов принять данные от пассивного устройства) и ввода адреса вектора прерывания (DIN вырабатывается совместно с сигналом IAK0 при пассивном уровне SYNC) ; · DOUT - означает, что данные, выдаваемые микропроцессором, установлены на выводах системной магистрали; · WTBT - указывает на р а б о ту с отдельными байтами и вырабатывается при обра ще н и и по нечетном у адресу (операнд - старший байт) или при отработке байтовых коман д . Сигнал VIRQ является запросом на пре р ывание от внешнего устройства , информи р ующим микропроцессор о готовности устройства передавать адрес вектора прерывания. Если прерывание разрешено, то в ответ на этот сигнал процессор вырабатывает сигналы DIN и IAK0 . Сигнал IRQ1 обеспечивает управление режимом « - » процессора с внешнего переключателя.

Низкий уровень сигнала (активный) соответствует режиму «СТОП» . Сигналы IRQ2 и IRQ3 вызывают прерывания по фиксированным векторам 1 00 8 и 270 8 соответственно (при переходе из высокого уровня в низкий) . Сигнал предоставления прерывания IAK0 процессор вырабатывает в ответ на внешний сигнал VIRQ . Сигнал IAK 0 передается по очереди, начиная с устройства с максимальным приоритетом, ретранслируясь от одного устройства к другому в порядке уменьшения приоритетов.

Устройство с наибольшим приоритетом из числа выставивших запрос на прерывание (сигнал VIRQ ) запрещает дальнейшее распространение сигнала IAK 0, таким образом запрещая на время обработки данного прерывания запросы от устройств с тем же или более низким приоритетом.

Однако устройства с более высоким приоритетом могут прервать обработку повторным («вложенным») прерыванием.

Сигнал DMR вырабатывается внешним активным устройством, требующим передачи ему системной магистрали (режим прямого доступа к памяти). В ответ па него процессор устан а вл и вает сигнал DMGO , предоставляю щ ий системную магистраль внешнему устройству с наивысшим приоритетом из числа запросивших прямой доступ (механизм реализации приоритетов - тот же, что и для прерываний). Это устройство прекращает дальнейшее распространение сигнала DMGO и выставляет сигнал SACK , оз начающий, что устройство прямого доступа к памяти (ПДП) может производить обмен данными, независимо от процессора используя стандартные циклы обращения к системной магистрали.

Низкий уровень сигнала BSY означает , что микропроцессор начинает обмен по магистрали (т.е. что она занята для других устройств) . Переход сигнала из низкого уровня в высокий указывает на окончание обмена.

Сигнал ава р ии источника питания D C L O вызывает установку микропроцессора в исходное состояние и появление сигнала INIT . Сигнал аварии сетевого питания ACLO вызывает пер е ход микропро це ссора на обработку прерывания по сбою питании (высокий уровень свидетельствует о нормальном сетевом напряжении). Сигнал SEL1 инициализирует обращение к регистру управления системными внешними устройствами, а сигнал SEL2 - к регистру порта ввода-вывода.

Направление обмена данными между микропроцессором и регистрами определяется сигналами DIN или DOUT соответственно.